

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-217033

(43)公開日 平成5年(1993)8月7日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 K 19/073				
G 0 6 F 12/14	3 2 0 C	9293-5B		
15/30	3 4 0	6798-5L		
	3 5 0	6798-5L		
		8623-5L		
		G 0 6 K 19/ 00	P	

審査請求 未請求 請求項の数 8 (全 8 頁) 最終頁に続く

(21)出願番号 特願平4-260878

(22)出願日 平成4年(1992)9月3日

(31)優先権主張番号 9 1 1 0 8 8 6

(32)優先日 1991年9月3日

(33)優先権主張国 フランス(FR)

(71)出願人 591032013

ジェムプリュス カード アンテルナショナル ソシエテ アノニム

GEMPLUS CARD INTERNATIONAL SOCIETE ANONYME

フランス国 13420 ジェムノ バルク
ダクティヴィテ ドゥ ラ プレーヌ
ドゥ ジュク アヴニユ ドゥ ビック
ドゥ ベルターニュ (番地なし)

(74)代理人 弁理士 越場 隆


最終頁に続く

(54)【発明の名称】 データの認証方法

(57)【要約】

【目的】 例えば、チップカードの保有者にトランザクション装置がサービスを提供する前に、そのチップカードを認証することが必要な型の情報エレメントの認証方法が開示されている。

【構成】 認証は、情報の内容が本当にカード内に、カードのメモリの所定のアドレスに存在することを確認することからなる時、情報エレメントのブロックの長さをパラメータ化して、このブロックの暗号化アルゴリズムに、この長さに関するデータを内蔵することが提案される。すなわち、ブロックを含むファイルの論理アドレスとファイル内のブロックの位置がまた使用される。また、好ましくは、反復アルゴリズムが、N段階で実行される。認証すべきブロックは、一定の長さの複数のユニットに分割され、各段階で、そのユニットと前段階の結果の排他的OR関数を暗号化するデータとして使用する。



1

【特許請求の範囲】

【請求項1】 メモリ(16)の所定のファイルの所定のロケーションに含まれる情報エレメントブロックの形態の認証すべき情報エレメントと、暗号化すべきデータ

(D)として、上記ファイルの論理アドレス、上記ブロックの位置及び長さ及びブロックの内容を介入させる暗号化プログラムとを使用する認証方法。

【請求項2】 上記暗号化プログラムは、認証すべき情報エレメントブロックと、そのサイズ及びその位置等の他の情報エレメントを含む情報エレメントの組のN個のユニットへの分割を設定し、次に、ユニット数Nを考慮して、暗号化プログラムを実施することを特徴とする請求項1に記載の方法。

【請求項3】 上記暗号化プログラムは、秘密のキーKを有するアルゴリズムC(D、K)を使用し、そのアルゴリズムは、上記の認証すべき情報エレメントのブロック(B1)を所定のサイズのユニットに分割し、第n番目のユニットは、 d_n とし、段階nで、ユニット d_n 及び前段階n-1でのアルゴリズムの実行の結果 P_{n-1} を使用して情報エレメントについて上記暗号化アルゴリズムC(D、K)を反復的に実施することを含むことを特徴とする請求項1または2に記載の方法。

【請求項4】 各段階で、上記暗号化アルゴリズムをデータ片について実施し、上記暗号化アルゴリズムは、ユニット d_n と前段階n-1でのアルゴリズムの実行の結果 P_{n-1} との単純な論理結合、好ましくは、排他的OR結合であることを特徴とする請求項3に記載の方法。

【請求項5】 反復実行段階は、他のエレメントの中に、認証すべき情報エレメントのブロックの長さを備えるデータ片についてのアルゴリズムの実行であることを特徴とする請求項3または4に記載の方法。

【請求項6】 第1段階で、上記暗号化アルゴリズムは、秘密のキーKによって暗号化すべきデータDとして、上記情報エレメントブロックの位置及び長さの論理特性、上記ファイルの論理アドレス、及び、場合によってはランダム数を使用して、実施されることを特徴とする請求項5に記載の方法。

【請求項7】 上記認証されるべき情報エレメントは、メモリカード内にメモリに内蔵され、上記暗号化アルゴリズムは、上記カードのメモリ内に内蔵されたプログラムの制御下で該カードに内蔵されたマイクロプロセッサによって実行され、上記暗号化の結果は、上記カードの外部に転送されることを特徴とする請求項1~6のいずれか1項に記載の方法。

【請求項8】 上記暗号化アルゴリズムは、上記カードのメモリに内蔵された秘密のキーを使用し、該カードの外部には転送されない内容を有することを特徴とする請求項6に記載の方法。

【発明の詳細な説明】

【0001】

2

【産業上の利用分野】 本発明は、デジタル情報エレメントの処理の安全性に関するものである。さらに詳しく言えば、本発明は、ファイル内に内蔵された2進数情報エレメントを認証することができる新規な方法に関するものである。

【0002】

【従来技術】 「認証方法」という表現は、ここでは、ある場所で求められたデータの組が、実際に、予想されたデータの組であることが確認される信号処理動作であると理解されたい。求められたデータの組が予想されたデータの組である時、(他の動作の実行について) 認証が出力される。そうでない場合、禁止が出力される。電子的な認証方法は、日々の生活での電子工学の使用が増加するにつれて、益々必要になっている。電子認証を使用して、正当な人が秘密の情報や専用の場所にアクセスすることができ、また、個人口座を使用して、信用価値を直接有するトランザクションを行うことができる。特に、サービスの提供の際の電子チップカード(ICカード)の使用は、増加している。認証手続きは、チップカードが、そのようなサービスを提供する権限を実際に備えており、そのカード保有者が本当にこのカードの使用する権利があることを確認するのに必要である。本発明は、以下に、チップカードを例にして説明する。それによって、本発明をより容易に理解することができよう。しかし、本発明は、この例に限定されるものではない。

【0003】 以下に説明する認証方法の実例は、後で説明する本発明が利用できる種々の可能な状態を示す例として記載する。例えば、チップカードの場合、以下の認証の方法が広く使用されている。すなわち、カードは、内部の不揮発性メモリに、カードの保有者に固有で、その保有者しか知らない暗証コード(秘密コード)を内蔵している。このカードを、情報エレメントの入力のためのキーボードに接続された読取機に挿入する。カードの保有者は、キーボードを介して、暗証コードを入力する。この暗証コードは、カードに転送される。カード内で比較を行い、入力されたコードがメモリ内の秘密のコードと一致した時のみ後続の操作が可能になる。これは、認証の第1のレベル、すなわち、保有者の正当性の確認である。第2のレベルは、そのカードが、読取器が実施するトランザクションを実施する資格が本当にあるかどうかを確認することからなる。その時、このカードは、別の不揮発性メモリ領域に、暗号化アルゴリズムC(D、K)の秘密のキーK1を内蔵する。ここで、Cはデータ片D及びキーKの関数である。保有者が知っていなければならない個人の暗証コードとは異なり、キーは、保有者には知られていない。カード読取機は、任意のデータ片D1をカードに送る。カードは、そのメモリ内に暗号化プログラムC(D、K)を内蔵している。そのプログラムは、秘密のキーK1によってデータD1を暗号化し、すなわち、関数C(D1、K1)を実行す

3

る。結果R1を読取機に送るが、一方、その読取機は、その間に、同じデータD1を同じ暗号化アルゴリズムC (D、K) とその読取機がそのメモリ内に有し、原則的には、K1に対応しなければならないキーK2で暗号化する。暗号化演算の結果R1及びR2を比較する。対応すれば、チップカード内に正しいキーK1が存在することを意味する。そうでない場合は、操作は許可されない。対応は、R1及びR2の一致検出であるが、また、一致検出ではない所定の関係の場合もある。

【0004】例えば、別の認証方法では、結果R1を得るためにカード内で使用するアルゴリズムC (D、K) は、結果R2を得るために読取機内で使用されるアルゴリズムとは同じではない。例えば、カードのアルゴリズムは、結果R1を導く暗号化アルゴリズムC (D1、K1) である。読取機内に内蔵されたアルゴリズムは、R1からD1を再生する暗号解読アルゴリズムである。その暗号解読アルゴリズムは、D (R、K) と示される。公知の型のアルゴリズム (RSA) を使用することができる。このアルゴリズムは、以下の特性を有する。すなわち、K1とは異なる単一のキーK2は、キーK1で暗号化された結果R1を解読することができる。これは、各キーK1ごとに、単一のキーK2は、 $C(D1, K1) = R1$ であれば、 $D(R1, K2) = D1$ であるようなものであることを意味する。そのとき、電子処理は以下の通りである。読取機は、データ片D1をカードに送る。カードは、このデータを、アルゴリズムC (D、K) で、その内部キーK1を使用して暗号化する。結果R1を読取機に送る。その読取機は、この結果R1に基づいて暗号解読アルゴリズムD (R1、K2) を実施する。その結果は、読取機によって最初に送られたデータD1と比較される。一致しなければ、カードに内蔵されているキーは正しいキーではないことを意味する。従って、この場合、確認されることは、2つの暗号化キーの一致ではなく、暗号化キーK1とそれに対応する唯一の暗号解読キーK2との間の対応があることである。この装置では、特に、暗号化キーを知っていても逆の暗号解読キーを計算するのに使用できなし、またその逆に、暗号解読キーを知っていても逆の暗号化キーを計算するのに使用できないので、2つのキーのうちの一方を保護しないですむアルゴリズムRSAを使用する場合、高い安全性が得られる。これらの方法の安全性を高めるために、読取機によって送られるデータD1は、ランダム情報エレメントであり、従って、認証の際、一連の無駄な試みから結論を引き出すことはできない。

【0005】上記の記述は、カード内にある秘密キーの存在によるカードの認証に関するものである。しかしながら、カードのメモリの内容の一部分は、カードとカード読取機との間の接続リンク上を明快な形で通過する内容を認証することなく、認証されなければならない場合が考えられる。この場合、例えば、秘密キーKとして、

4

カード内に内蔵されるキーを、データDとして、カード読取機によって送られるデータ片ではなく (またはそのデータ片に加えて) カード内に含まれる情報片を使用することによって、秘密キーの暗号化アルゴリズムC (D、K) を実行することができる。この場合、もちろん、カード内に内蔵されており、アルゴリズムを実施するプログラムが、認証されるべき情報の位置を知る必要がある。この位置は、ファイル内の物理アドレスまたは論理アドレスによって示される。従って、キーとして、カード内に含まれている秘密キーを、データとして、特に予想された情報の内容である複数の情報エレメントと、それが位置していなければならない物理アドレスまたは論理アドレスと、場合によっては、カード読取機によって送られるデータ (例えば、ランダム情報エレメント) を使用して、暗号化アルゴリズムによって情報を認証することが提案される。実際、このようにして確認される情報エレメントは、一定の長さの情報エレメントであり、例えば、確認すべき情報は1つの4バイトワード、アドレスは1ワード及びランダム情報エレメントは1ワードである。

【0006】

【発明が解決しようとする課題】本発明の目的は、1つの同じチップカード (チップカードの場合) を多数のアプリケーションに使用することができ、従って、1つの同じチップカードが極めて性質の異なる、認証すべき情報エレメントを含むことができるように、認証方法の可能性を大きくすることである。

【0007】

【課題を解決するための手段】本発明によると、所定のファイルの所定のロケーションに内蔵された情報エレメントのブロックの形態の認証すべき情報エレメントと、情報エレメントブロック、ファイル内のデータブロックの位置と長さ、及び、情報エレメントブロックの実際の内容を、暗号化すべきデータとして使用する暗号化プログラムとを使用する認証方法が提案される。これによって、前もってサイズの決定された情報だけでなく、そのサイズとは無関係に、情報を認証することができる。従って、アプリケーションに応じてパラメータ化されるサイズを有する情報エレメントのブロックの認証を必要とする極めて様々なアプリケーションに1つの同じカードを使用することができるので、使用の柔軟性が大きくなる。一定の長さの情報エレメントを使用する暗号化プログラムの場合、暗号化すべき情報エレメントのブロックのサイズに関する情報は、その暗号化すべき情報を一定の長さのN個のユニット (小単位) に分割するのに使用される。暗号化操作は、各ユニットごとに実施される。従って、暗号化プログラムは、ブロックのサイズを考慮して、ブロックサイズとは無関係に暗号化を実施することができる。

【0008】本発明の好ましい実施例では、暗号化プロ

5

グラムは、秘密キーKを有するアルゴリズムC (D、K)を使用する。そのアルゴリズムは、反復して、以下のように、実施される。認証すべき情報エレメントのブロックを、所定のサイズのユニットに分割し、第n番目のユニットは d_n とする。段階nで、ユニット d_n 及び前の段階n-1でのアルゴリズムの実行の結果 P_{n-1} を介入させる情報エレメントについて、暗号化アルゴリズムC (D、K)を反復して実施する。好ましくは、各段階で、データ片について、暗号化アルゴリズムを実施する。その暗号化アルゴリズムは、ユニット D_n と前段階のアルゴリズムの実行の結果 P_{n-1} との単純な論理結合、好ましくは、排他的OR結合である。アルゴリズムの反復実行の段階は、好ましくは、他のエレメントの中に、ブロックを含むファイルの論理アドレスと情報エレメントのブロックの位置及び長さを含む情報エレメントのユニットに対するアルゴリズムの実行である。実際、アルゴリズムの反復実行の第1段階は、上記の情報エレメントについて、及び、場合によっては、アプリケーションから来る情報エレメント（一般的に、チップカードの場合はカード読取機から来る情報エレメント及び好ましくはランダム情報エレメント）について実施される。いずれの場合も、ファイルの論理アドレス及びブロックの位置と長さは、命令でカードに転送されるのであり、カードに書き込まれてはいないことが注目される。本発明のその他の特徴及び利点は、添付図面を参照して行う以下の詳細な説明から明らかになる。

【0009】

【実施例】本発明を実施例を参照して説明される。しかし、本明細書の冒頭に示したように、様々な状況が可能であるので、この実施例に限定されるものではない。図1には、主に、マイクロプロセッサMPと、このマイクロプロセッサに接続されたメモリと、カードと外部との間の通信に必要なインターフェースカードIFとを備えるメモリカード10が図示されている。マイクロプロセッサに接続されるメモリとしては、通常、作業用のランダムアクセスメモリ (RAM) 12と、プログラム用の読出専用メモリ (ROM) 14と、電氣的にプログラム可能で且つ場合によっては電氣的に消去可能な、不揮発性メモリ (EPROMまたはEEPROM) 16とを備える。メモリ16は、好ましくは、複数の領域に分割されており、そのいくつかは、外部から読み出すことができ、一方、他の領域は、外部から読み出すことができない（しかし、マイクロプロセッサだけが、それ自体の必要に応じて読み出すことができる）。更に、メモリ16は、プログラム可能な領域と、プログラム不可能な領域とに分割されてもよい。領域がプログラム不可能な場合、それは、所定の時に記録が既に実施されており、その後、書込みアクセスは物理的または論理的手段によって恒久的に阻止されることを意味する。カードは、トランザクション装置20と通信するように構成されている。その目的は、

6

カードの保有者がそのカードを装置に導入した時、カードの保有者にサービスを提供することである。本発明は、装置によるカードの認証に関する事項に限定されているので、サービスの提供に関して、装置の動作は説明しない。サービスは、どんなサービスであっても、カードの認証の成功した後でしか提供されない。トランザクション装置20は、もちろん、カード10の対応するインターフェースカードと通信することのできるインターフェースカードIF'を備える。また、そのトランザクション装置は、好ましくは、カードの信号処理手段に類似の信号処理手段、すなわち、マイクロプロセッサMP'と、作業用のランダムアクセスメモリ22と、プログラム用の読出専用メモリ24と、場合によって、不揮発性メモリ26とを備える。しかしながら、これらの手段は、所定のプロトコルによって（インターフェースIF'を介して）カードと通信して、カードと情報を交換することのできるマイクロコンピュータまたはそれと等価な手段によって置き換えることができる。

【0010】本実施例では、カードの認証は、カードの不揮発性メモリ16の所定のロケーションの領域Z1の内容の確認を要求するものとする。トランザクション装置は、情報エレメントB1の所定のブロックがこのロケーションに存在することを確認する。もちろん、この確認は、情報エレメントを明快な形でカードと読取機との間を通過させないで、実施すべきである。メモリ領域Z1は、カードの外部から、読出及び書込のどちらの場合もアクセス不可能にされている。しかしながら、読出専用メモリ (ROM) 14またはEEPROM16内に含まれているプログラム内に固定された所定の動作では、アクセスすることができる。トランザクション装置20は、ランダム情報エレメントD1を作製し、その情報エレメントをカードに送る。また、ファイルの論理アドレス、及び、本発明により、認証すべき情報エレメントのブロックB1のサイズと位置（このサイズは、例えば、バイト数またはワード数で算出される）を送る。そのプログラム用の読出専用メモリ内に含まれる暗号化アルゴリズムC (D、K)を使用することによって、カードは、情報エレメントのブロックの暗号化を実施し、そのブロックをトランザクション装置に転送する。トランザクション装置は、（実施例では）同じ情報エレメントについて同じ暗号化を実施する。暗号化のため、カードは、秘密のキーKを使用する。このキーは、読出及び書込のどちらにもアクセス不可能なメモリ領域Z2内にある。マイクロプロセッサだけがこの領域にアクセスすることができ、それは、暗号化アルゴリズムC (D、K)の実行中だけである。メモリ領域Z2は、不揮発性メモリ16の一部分（原則的に）を形成する。本発明によると、秘密のキーによる暗号化が実施されるデータDは、まず第1に、認証されるべき情報エレメントブロックを備え、第2に、このブロックのサイズ及び位置及びこのブロック

7

を含むファイルの論理アドレスを示すデータ片を備える。情報エレメントブロックが変えることのできるサイズを有する時、本発明の最も有望な特徴の一つはそこにあるので、サイズが可変であるという事実によって妨害されない暗号化アルゴリズムを使用することが望ましい。この理由のため、本発明では、カードに対してシステムが提供したブロックB1のサイズを使用して、暗号化プログラムでは、このサイズを考慮する。

【0011】アルゴリズムDES等の標準的な暗号化プログラムは、一定のサイズの情報エレメントについて作用し、一定のサイズの結果を出力する。この種のアルゴリズムによる暗号化を可能にするために、好ましくは、認証すべき情報エレメントのブロックを一定のサイズの複数のユニットに分割し、全てのユニットを処理するのに十分な数である複数の段階で暗号化演算を実施することが提案される。本発明の特徴によると、各段階で、認証すべきブロックの各ユニットごとではなく、所定のユニットと前段階で実施した演算の結果との単純な論理結合で、暗号化演算を実施することが提案される。論理結合は、好ましくは、排他的OR結合である。すなわち、カードは、認証すべき情報エレメントブロックを一定のサイズのN個のユニットに分割する。その内容は、第n番目のユニットでは、 d_n である。段階nで実施した暗号化アルゴリズムC(D, K)は、結果 P_n を提供する。この場合、各段階で、下記の計算が実施される。 $P_n = C(d_n \text{ XOR } P_{n-1}, K)$

(但し、 $(d_n \text{ XOR } P_{n-1})$ は、 d_n と P_{n-1} との排他的OR結合を示すものとする。)もちろん、第1段階では、nは1に等しく、前段階の結果 P_{n-1} は存在しない。計算は、情報エレメントの第1のユニット d_1 について直接実施できる。その時、式は、下記の通りである。

$$P_1 = C(d_1, K)$$

好ましくは、情報エレメントの第1のユニットは、ファイルの位置とサイズ、及び、ファイルの論理アドレス、及び、必要ならば、アプリケーションによって与えられたランダム数D1の識別を可能にする論理特性を含む。従って、これらの論理特性は、以下の一連の表示を備える。

Rd: ブロックB1を含むデータのファイルが存在するディレクトリの型、例えば、1バイト

Nf: このディレクトリ中のファイルの数、例えば、1バイト

p0: ファイルの開始の関する情報エレメントブロックB1の位置、例えば、1バイト

L1: ブロックB1の長さ、例えば、1バイト

D1: トランザクション装置によって与えられるランダム情報エレメント、例えば、4バイト

それ故、その最初のユニットは、例えば、8バイトを備える。

8

$$d_1 = Td, Nf, p0, L1, D1$$

他のユニットは、情報エレメントブロックB1の8バイトに続く部分である。排他的OR演算は、ユニット分け演算のユニットの長さを維持する。

【0012】通常の暗号化アルゴリズム(DES, RSA)は暗号化情報エレメントと同じサイズの結果を提供するので、反復段階のシーケンスは、毎回、同じ長さの情報エレメントに関する。ここに、より詳細に記載する例では、C(D, K)に使用されるアルゴリズムは、アメリカ合衆国規格局(National Bureau of Standards of the United States of America)によって公開されたアルゴリズムDESである。その詳細な説明は、この組織または「フェデラル レジスター(Federal Register)」第40巻、第52号(1975年3月17日)及び第40巻、第149号(1975年8月1日)から得ることができる。要するに、カードの読出専用メモリ14に内蔵されている暗号化プログラムによって、マイクロプロセッサは、最初に、暗号化すべき情報エレメントブロック(ブロックB1 + アドレス、位置及びサイズについての情報エレメント + ランダム情報エレメントD1)をN個のユニットに分割し、次に、前もって測定したユニットの数を考慮して、実際の反復暗号化処理を実施する。上記の一連の反復段階の最後の結果 P_N は、また、トランザクション装置に転送される。トランザクション装置は、同じ計算を実施し、カードの認証のためにその結果を比較する。図3のフローチャートは、カードの読出専用メモリ14内に内蔵され、トランザクション装置20が必要な情報エレメントを転送するとすぐにマイクロプロセッサによって実施される認証プログラムの主な段階の概要図である。可変のブロック長を使用して、メモリカード等の素子を認証することのできる独創的な解決法について、これまで記載してきた。情報ブロックが予想された論理特性(ファイルの位置、サイズ及び論理アドレスに関して)及び予想された内容を持たない時、この解決方法によって、認証が阻止される。

【図面の簡単な説明】

【図1】 認証すべき情報エレメントを含むメモリカードを使用するシステムの1実施例を図示したものである。

【図2】 認証のために使用される情報エレメントのブロックの分割の概略的な形態の図面である。

【図3】 認証を可能にする暗号化プログラムのフローチャートである。

【符号の説明】

10 メモリカード

12, 22 RAM

14, 24 ROM


16, 26 EEPROM

20 トランザクション装置


50 MP, MP' マイクロプロセッサ

IF、IF' インターフェースカード


【図1】



【図2】



【図3】



フロントページの続き

(51)Int.Cl.⁵

H 0 4 L 9/32

識別記号

庁内整理番号

F I

技術表示箇所

(72)発明者 ジル ヴィリセル
フランス国 13360 ロクヴェール シュ
マン ドゥ バッサン ヴィラ マドレー
ヌ (番地なし)